【【模电】模拟电子技术基础】 https://www.bilibili.com/video/BV15x411o7Nw/?p=7&share_source=copy_web&vd_source=27abef6992749c2b76e3f7b2a2c835b5
【【模电】模拟电子技术基础】 https://www.bilibili.com/video/BV15x411o7Nw/?p=8&share_source=copy_web&vd_source=27abef6992749c2b76e3f7b2a2c835b5
模拟电子技术基础——集成运放加法器专题笔记
本笔记基于《模拟电子技术基础》课程视频及手写笔记整理。内容涵盖从被动加法网络到有源相加器(同相/反相)的演进过程、数学推导、特性对比、工程应用及典型设计例题。
一、 知识回顾:集成运放基础与经典比例放大电路
运算放大器(Operational Amplifier, 简称运放)是一种高增益的直接耦合多级放大电路,其本质是一个高阻抗输入、低阻抗输出的相减器。
1. 运放的理想化特征与两大分析法宝
在分析运放线性应用电路时,通常将运放视为理想运放(输入电阻 Rid→∞,输出电阻 Ro→0,开环增益 Auo→∞),由此引出分析的核心工具:
- 虚短(Virtual Short): u+≈u−。由于开环增益极大,输出电压有限,两输入端之间的电位差几乎为零。
- 虚断(Virtual Break): i+≈i−≈0。由于输入阻抗极高,流入运放输入端的电流几乎为零。
- 虚地(Virtual Ground): 若同相输入端接地(u+=0),则反相输入端电位也近似为零(u−≈0)。
2. 经典比例放大电路对比
| 特性参数 | 同相比例放大器 | 反相比例放大器 |
|---|
| 电路示意图 | 输入信号 uin 接同相端 u+ | 输入信号 uin 经电阻接反相端 u− |
| 电压放大倍数 Auf | 1+R1Rf | −R1Rf |
| 输入电阻 Rif | ∞(极高,对前级几乎无影响) | R1(有限值,取决于输入电阻) |
| 输出电阻 Rof | 0(带载能力强) | 0 |
| 反馈类型 | 深度电压并联负反馈 | 深度电压并联负反馈 |
二、 相加器的演进之路
在实际工程中,常需要将多路信号(如人声与背景音乐)进行线性叠加。以下是加法电路从“被动”到“有源”的演进过程。
1. 纯电阻网络(被动式加法器)及缺陷
在不引入有源器件(运放)的情况下,仅利用电阻分压网络即可实现加法关系。
数学推导(叠加定理)
-
u1 单独作用时(u2 接地): u2 端的电位为 0,R2 与 R3 并联。节点 A 的电压为:
uA′=(R2∥R3)+R1R2∥R3⋅u1
-
u2 单独作用时(u1 接地): u1 端的电位为 0,R1 与 R3 并联。节点 A 的电压为:
uA′′=(R1∥R3)+R2R1∥R3⋅u2
-
两源共同作用时:
uA=uA′+uA′′=(R2∥R3)+R1R2∥R3⋅u1+(R1∥R3)+R2R1∥R3⋅u2
令 k1=(R2∥R3)+R1R2∥R3,k2=(R1∥R3)+R2R1∥R3,则有:
uA=k1u1+k2u2
核心缺点
- 带载能力极差: 一旦在 A 点接上实际负载 RL,RL 将与 R3 并联,直接改变分压系数 k1 和 k2,导致加法比例失准。
- 衰减无放大: 显而易见,k1<1,k2<1,该电路无法实现信号的放大叠加,信号越加越小。
2. 同相相加器(有源式加法器)
为了克服被动式加法器的缺陷,在电阻网络后级级联一个输入阻抗无穷大的同相比例放大器,即构成同相相加器。
电路拓扑

关键参数分析

-
同相输入端电位 u+: 即被动网络的输出电位 uA。
u+=uA=(R2∥R3)+R1R2∥R3u1+(R1∥R3)+R2R1∥R3u2
-
输出电压 uo:
uo=(1+RRf)u+=(1+RRf)[(R2∥R3)+R1R2∥R3u1+(R1∥R3)+R2R1∥R3u2]
-
输入电阻 Rif: 从单个通道看进去的输入阻抗是有限的。以 u1 通道为例,当 u2 视为接地时,看进去的阻抗为:
Rif1=R1+(R2∥R3)
-
输出电阻 Rof: 由于引入了深度电压负反馈,Rof=0,带载能力极强。
3. 同相相加器的实用简化电路
在实际工程中,上述同相相加器的公式过于冗杂,各通道间互相牵制,通常令 R3→∞(即去掉 R3 支路),且取 R1=R2=Rin,反馈通路取 Rf=R。
推导简化
此时,同相端电位 u+ 由 u1 和 u2 均分:
ux=u+=2u1+u2
输出电压:
uo=(1+RRf)u+=(1+RR)2u1+u2=2⋅2u1+u2=u1+u2
该电路完美实现了 uo=u1+u2 的无损一比一求和。
三、 反相相加器(工程首选核心电路)
反相相加器由于其特有的“虚地”特性,消除了各个输入通道之间的相互干扰,因而在实际工程设计和集成芯片内部被广泛采用。
1. 电路拓扑

2. 分析与推导(虚短虚断法/节点电流法)

由于同相端接地(u+=0),由“虚短”可得:反相输入端电位 u−≈0(即虚地)。
根据“虚断”特性,流入反相输入端的电流为零。因此,各输入支路的电流之和必然等于流过反馈电阻 Rf 的电流 if:
i1+i2=if
将各支路电流用电压与电阻表示:
- i1=R1u1−u−=R1u1
- i2=R2u2−u−=R2u2
- if=Rfu−−uo=−Rfuo
代入基尔霍夫电流定律(KCL):
R1u1+R2u2=−Rfuo
解得输出电压关系式:
uo=−(R1Rfu1+R2Rfu2)
令比例系数 k1=−R1Rf,k2=−R2Rf,则:
uo=k1u1+k2u2
3. 反相相加器的核心优势分析
-
权值系数完全独立可调: 因为 u− 点是“虚地点”(电位恒为 0V),所以改变 R1 只能改变 u1 的放大倍数,对 u2 的通路无任何电性能上的干扰。同理,改变 R2 也不干扰 u1 通道。
-
极易扩展输入通路: 若需要三路或多路信号相加,只需在“虚地点” u− 处继续并联输入支路即可。例如三路输入时:
uo=−(R1Rfu1+R2Rfu2+R3Rfu3)
-
无共模输入信号: 运放两输入端电位始终保持在 0V 附近,运放几乎不承受共模电压,极大地降低了对运放共模抑制比(CMRR)的要求,提高了运算精度。
四、 加法器的典型工程应用
1. 电平搬移(Level Shifting)
手写笔记提问解答: “怎么实现的,不是只能放大求和吗?”
解答原理: 电平搬移的本质,就是将一个**交流信号(AC)与一个稳定的直流信号(DC,即电平基准)**进行求和叠加。 例如:一个信号为 uac(t)=2sin(ωt)V(变化范围为 −2V∼+2V)。如果我们通过加法器将其与一个 Udc=−2V 的直流电压输入求和,利用反相加法电路:
uo(t)=−(uac(t)+Udc)=−(2sin(ωt)−2)=2−2sin(ωt)V
此时,输出波形的范围被成功搬移到了 0V∼4V(全为正电压),从而能够送入单电源供电的 ADC(模数转换器)进行采样。在示波器的 Y 轴波形上下平移调节中,其背后正是利用加法器叠加一个可变直流电平实现的。
2. 傅里叶信号合成(Square Wave Synthesis)
傅里叶变换指出:任何周期性的非正弦波(如方波)都可以分解为基波及无数次奇次谐波的和。 占空比为 50% 的完美方波其时域表达式为:
usquare(t)=π4(sin(ωt)+31sin(3ωt)+51sin(5ωt)+…)
利用反相三路求和器,分别输入:
- 通道1(基波):u1(t)=6sin(ωt)V
- 通道2(三次谐波):u2(t)=2sin(3ωt)V (幅值为基波的 1/3)
- 通道3(五次谐波):u3(t)=1.2sin(5ωt)V (幅值为基波的 1/5)
当比例阻值设为 R1=R2=R3=Rf 时,输出将完美合成一个初具方波雏形的波形。随着谐波叠加次数的增加,波形将越来越接近标准方波。
3. 卡拉OK混音与时标叠加
- 卡拉OK混音器: 麦克风采集的微弱人声信号与伴奏芯片输出的音乐信号,分别接入反相求和器的不同输入端,通过调节各自支路的电位器(可变电阻),独立调节人声与音乐的比例(增益),最终混合输出至功放。
- 时标信号叠加: 在测量波形中,常需要在被测信号上每隔固定时间标记一个“脉冲点”(时标)。通过加法器将测量信号与定时脉冲信号相加,即可在输出端观察到带有时标刻度的信号。
五、 工程设计例题与详解
例题 1:反相加法求和电路设计(原笔记例题)
设计要求:
-
设计一个电路,实现两路输入信号的加法运算,输出满足:
uo=−3u1−5u2
-
各输入通道的输入阻抗不得小于 100kΩ(即 Ri1≥100kΩ, Ri2≥100kΩ)。
详细设计步骤:
-
电路形式选择: 由于输出关系式前带有负号,且权值系数(3 和 5)不相等,同时要求输入阻抗独立、互不干扰,故选用反相相加器。
-
阻值关系推导: 反相相加器输出公式:uo=−R1Rfu1−R2Rfu2。 对照设计目标:
R1Rf=3⟹Rf=3R1
R2Rf=5⟹Rf=5R2
-
确定输入电阻约束: 在反相相加器中,输入阻抗即为输入端支路电阻。 故要求:R1≥100kΩ 且 R2≥100kΩ。
-
参数计算(寻公倍数法): 由 Rf=3R1=5R2 可知,若要取得整数阻值, Rf 应选择 3 和 5 的公倍数。
-
尝试1: 取 Rf=150kΩ,则: R1=50kΩ(不满足 ≥100kΩ 约束,舍去)。
-
尝试2: 取最小能买到的标准电阻公倍数。令 R2=150kΩ,则:
Rf=5×150kΩ=750kΩ
R1=3Rf=250kΩ
-
约束检查: R1=250kΩ≥100kΩ(满足),R2=150kΩ≥100kΩ(满足)。
-
设计平衡电阻 Rp(防止输入偏置电流引起的失调电压): 为了减小运放输入偏置电流在输入端电阻上产生的静态误差,同相端应接平衡电阻接地,阻值取反相端所有并联电阻的等效值:
Rp=R1∥R2∥Rf=250k∥150k∥750k≈88.2kΩ
最终设计电路参数:
- 反馈电阻:Rf=750kΩ
- 通道 1 电阻:R1=250kΩ
- 通道 2 电阻:R2=150kΩ
- 同相端平衡电阻:Rp=88.2kΩ(实际可选用 82kΩ 或 91kΩ 常用电阻标准值)
例题 2:简易同相加法电路设计(新增补充例题)
设计要求: 设计一个电路,不改变输入信号相位,实现 uo=4(u1+u2),且要求输入阻抗极高。
详细设计步骤:
-
电路形式选择: 要求不改变相位(即同相叠加),且输入阻抗极高,选用简化同相加法器(前级无阻阻隔,后级接同相放大)。
-
电路参数推导: 同相求和放大输出关系:
uo=(1+RRf)2u1+u2
设计目标为:
uo=4(u1+u2)=8(2u1+u2)
故同相放大增益需满足:
1+RRf=8⟹RRf=7⟹Rf=7R
-
阻值选取: 为了降低热噪声,阻值通常在十千欧级选择。 取 R=10kΩ,则:
Rf=7R=70kΩ
前级求和电阻取 R1=R2=20kΩ。
-
平衡电阻匹配校准: 同相端等效接地电阻 Rp+=R1∥R2=20k∥20k=10kΩ。 反相端等效接地电阻 Rp−=R∥Rf=10k∥70k≈8.75kΩ。 两者阻值接近,设计成立。